FPGA靜態時序分析的理論和參數説明

資料大小: 0.95 MB

所需積分: 0

下載次數:

用户評論: 0條評論,查看

上傳日期: 2021-01-12

上 傳 者: 易水寒他上傳的所有資料

資料介紹

標籤:時序(185)寄存器(2348)fpga(12343)

1.背景

靜態時序分析的前提就是設計者先提出要求,然後時序分析工具才會根據特定的時序模型進行分析,給出正確是時序報告。

進行靜態時序分析,主要目的就是為了提高系統工作主頻以及增加系統的穩定性。對很多數字電路設計來説,提高工作頻率非常重要,因為高工作頻率意味着高處理能力。通過附加約束可以控制邏輯的綜合、映射、佈局和佈線,以減小邏輯和佈線延時,從而提高工作頻率。

2.理論分析

2.1固定參數launchedge、latchedge、Tsu、Th、Tco概念

2.1.1launchedge

時序分析起點(launchedge):第一級寄存器數據變化的時鐘邊沿,也是靜態時序分析的起點。

2.1.2latchedge

時序分析終點(latchedge):數據鎖存的時鐘邊沿,也是靜態時序分析的終點。

2.1.3ClockSetupTIme(Tsu)

建立時間(Tsu):是指在時鐘沿到來之前數據從不穩定到穩定所需的時間,如果建立的時間不滿足要求那麼數據將不能在這個時鐘上升沿被穩定的打入觸發器

用户評論

查看全部 條評論

發表評論請先 , 還沒有賬號?免費註冊

發表評論

用户評論
技術交流、我要發言! 發表評論可獲取積分! 請遵守相關規定。
上傳電子資料